實驗器‧開發板 >
CPLD/FPGA實驗器 > FPGA 數位邏輯核心開發板
功能與特色
1.採用現場可規劃邏輯閘陣列(FPGA) Altera EP3C16Q240C8N，可支援達15408 LEs之邏輯電路設計。
2.其I/O接腳高達140隻，輸入、輸出皆可混合定義，方便使用者使用；另有16隻時脈輸入接腳，也可作為輸入使用。
3.內建高達112組9位元硬體乘法器和516096位元(63kB)之記憶體空間。
4.以50MHz 石英振盪器為本模組時脈，並提供系統重置(清除)電路。
5.採用ALTERA USB Blaster下載器作為JTAG燒錄或ASP(Active Serial Programming)燒錄。
6.使用ALTERA QUARTUS II軟體將所要載入到FPGA之電路設計加以編輯並訂定腳位，經編輯完成後可多次燒入晶片內驗證其設計功能。
7.電源輸入方面，採用DC to DC 交換式電壓調整器，將變壓器輸入電源轉為5V，可降低發熱量與提供較大的輸出電流等優點。
